T Latch와 T FlipFlop에 대한 글입니다.
T F/F는 JK F/F에서 파생되었는데요,
J와 K의 입력을 하나의 T로 묶은 구조입니다.
| INPUT | OUTPUT |
| T | Q |
| 0 | Q |
| 1 | Q_bar |
T가 0이면 그대로 유지하고,
T가 1이면 보수를 출력합니다.
'Digital Design > 논리회로' 카테고리의 다른 글
| [논리회로] Register (Design with Verilog) (1) | 2023.01.07 |
|---|---|
| [논리회로] Counter (Design with Verilog) (3) | 2023.01.06 |
| [논리회로] JK Latch와 FlipFlop (1) | 2023.01.06 |
| [논리회로] D Latch와 FlipFlop (Design with Verilog) (1) | 2023.01.02 |
| [논리회로] SR Latch와 FlipFlop (1) | 2023.01.02 |
댓글