전체 글70 [논리회로] Full Subtractor (Design with Verilog) Full Subtractor (전감산기) 입니다. 먼저 진리표입니다. INPUT OUTPUT X Y Borrow_in Difference Borrow_out 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 Difference = X ⊕ Y ⊕ B_in Borrow_out = X'Y + YBin + BinX' 이 결과를 바탕으로 회로를 만들어보면 다음과 같습니다. Full Subtractor 역시 마찬가지로 Full Adder에 NOT gate만 추가해 주면 됩니다. 또한 Half Subtractor 두 개로 나누어 표현하여도 됩니다. Verilog Code Full Subtractor를 Verilog로 설계하였.. 2023. 1. 2. [논리회로] Half Subtractor (Design with Verilog) 이번 게시글은 Half Subtractor (반감산기) 입니다. 먼저, Half Subtractor의 진리표부터 보겠습니다. INPUT OUTPUT X Y Difference Borrow 0 0 0 0 0 1 1 1 1 0 1 0 1 1 0 0 Difference = X ⊕ Y Borrow = X'Y 이것을 Gate로 나타내면 Half Adder에 NOT Gate만 하나 추가해주면 Half Subtractor가 됩니다. Verilog Code Half Subtractor를 Verilog로 설계하였습니다. DUT `timescale 1ns / 1ps module half_subtractor( i_x, i_y, o_diff, o_bor ); input i_x, i_y; output o_diff, o_bor;.. 2022. 12. 30. [논리회로] Full Adder (Design with Verilog) Full Adder는 Input X, Y에 들어온 Carry_in 까지 합쳐서 더하는 모듈입니다. 이번에도 Verilog를 이용해 Full Adder를 설계하였습니다. 진리표부터 보겠습니다. INPUT OUTPUT X Y Cin Cout Sum 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 Half Adder와 다르게 경우의 수가 많아져서 카르노맵을 그려보는 것이 좋습니다. 카르노맵을 그리는 과정은 생략하고 바로 결과를 보면, Sum = X ⊕ Y ⊕ Cin Cout = XY + YCin + CinX 이것을 게이트로 표현한 그림입니다. 중간에 XOR gate와 AND gate가 보이시나요? 맞습니다. Half.. 2022. 12. 29. [논리회로] Half Adder (Design with Verilog) 첫 논리회로이기 때문에 과정까지 작성하였습니다. Half Adder는 Input인 X와 Y를 더했을 때, 합은 Sum 올림은 Carry로 나타내 줍니다. 먼저 진리표를 보겠습니다. INPUT OUTPUT X Y Carry Sum 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 Half Adder는 간단하기 때문에 따로 카르노맵을 그리지 않아도 쉽게 구할 수 있습니다. Carry의 경우, Input이 모두 1일 때 1이 출력됩니다. 따라서 AND 연산임을 알 수 있겠죠? Carry = XY Sum의 경우 두 Input이 서로 다를 때 1을 출력하고 있습니다. 따라서 XOR 연산임을 알 수 있습니다. Sum = X ⊕ Y = X'Y + XY' 이제 게이트로 회로를 구성해 보겠습니다. Verilog .. 2022. 12. 29. [논리회로] 여러가지 게이트(Gate) 2 ※ 디지털공학 복습 논리회로를 공부하기 전에 알아두어야 할 기본적인 게이트들입니다. NAND GATE INPUT OUTPUT X Y F 0 0 1 0 1 1 1 0 1 1 1 0 NAND gate는 이름 그대로 NOT + AND 입니다. 따라서 AND gate의 결과를 뒤집어주면 되죠. 두 개의 Input이 모두 1일 때만 0을 출력하는 게이트입니다. 하나라도 0이면 1 출력 NAND gate는 꼭 알아두어야 하는 게이트입니다. 이후에 작성할 내용이지만 간단하게 소개해 드리자면, NOT과 BUFFER를 제외한 모든 게이트 중에 NAND 게이트의 면적이 가장 작기 때문입니다. 반도체는 집적도가 굉장히 중요하므로 면적을 줄이기 위해 NAND 게이트로 합성을 합니다. NOR GATE INPUT OUTPUT X.. 2022. 12. 29. [논리회로] 여러가지 게이트(Gate) 1 ※ 디지털공학 복습 논리회로를 공부하기 전에 반드시 알아두어야 할 기본적인 게이트들입니다. NOT GATE INPUT OUTPUT X F 0 1 1 0 Input이 0이면 1을 출력하고, Input이 1이면 0을 출력하는 게이트입니다. 입력과 반대로 출력 BUFFER GATE INPUT OUTPUT X F 0 0 1 1 Input이 0이면 0을 출력하고, Input이 1이면 1을 출력하는 게이트입니다. 입력을 그대로 출력 AND GATE INPUT OUTPUT X Y F 0 0 0 0 1 0 1 0 0 1 1 1 두 개의 Input이 모두 1일 때만 1을 출력하는 게이트입니다. 둘 다 1이면 1 출력 OR GATE INPUT OUTPUT X Y F 0 0 0 0 1 1 1 0 1 1 1 1 두 개의 In.. 2022. 12. 29. 첫 글 안녕하세요. 취업 준비를 하면서 공부했던 내용을 정리해 놓은 블로그입니다. 개인적으로 공부한 것이기 때문에 신빙성이 높지 않습니다. 그동안 무엇을 했는지 정리할 필요가 있겠다 싶어서 개설하였습니다. 다들 취업 준비 힘내세요! 2022. 12. 29. 이전 1 ··· 5 6 7 8 다음
