round-robin arbiter1 [SoC] Round-Robin Arbiter_Fixed History (Design with Verilog) 안녕하세요. 지난 시간에 LRG Arbiter에 대해 학습하였습니다. 오늘은 LRG Arbiter에 사용되는 Round-Robin 알고리즘을 사용해 Arbiter를 Verilog로 설계해보겠습니다. Least Recent Granted 기반의 아비터를 만들기 전에, 먼저 Fixed History 기반의 RR 아비터를 설계해볼게요. (Fixed History는 제가 그냥 지어낸 것입니다.. 가장 기본적인, 돌아가면서 Grant하는 RR 알고리즘으로 생각해주세요) History queue에 이전의 결과를 저장하지 않고, M0 -> M1 -> M2 -> M3 -> M0 -> M1 ... 순서대로 돌아가면서 처리해보겠습니다. Verilog Code DUT module round_robin_arbiter( inp.. 2023. 4. 25. 이전 1 다음