AXI6 [SoC] DMAC LRG Arbitration (ARM DMAC Reference Manual) ※ 이번 게시글은 ARM의 DMAC Reference Manual을 참고하여 작성하였습니다. 안녕하세요! 오늘은 DMAC에 사용되는 Arbiter에 대해 알아보겠습니다. Arbiter에는 여러가지 종류가 있는데요, 이번엔 ARM에서 제공한 LRG 알고리즘에 대해 학습해 보겠습니다. Arbiter의 필요성과 Timing Diagram은 AHB 게시글 맨 밑 부분에 설명되어 있습니다. AHB: https://metastable.tistory.com/40 [AMBA] AHB (Advanced High-Performance Bus) 이번에 다룰 주제는 AMBA 2.0의 AHB (Advanced High-Performance Bus) 입니다. ARM이 제공한 Datasheet를 이용해 설명하도록 하겠습니다. 이름.. 2023. 4. 24. [AMBA] AXI Protocol 설계(Verilog) - ④ Simple AXI Slave 정리 들어가기 앞서... " AXI는 말 그대로 Interface이기 때문에 실체라고 할게 딱히 없습니다. Master와 Slave를 연결하는 Bus의 규격을 ARM에서 정해놓은 것인데요, 저와 같은 학부생들은 Master와 Slave를 구하기 어렵습니다. BFM(Bus Functional Model)을 짜서 Bus의 동작을 시뮬레이션해도 되지만 그건 조금 어려워서 아직 공부 중 입니다. 그래서 제멋대로 AXI Slave를 Verilog로 짜보겠습니다. 목적은 오로지 AMBA를 복습하고 기능을 직접 확인해보기 위함입니다! " 조금 더 공부한 후에 정확한 코드를 올려보겠습니다. 앞서 3개의 게시물을 통해 AXI Protocol에 대해 알아보았습니다. Signal Description: https://metast.. 2023. 2. 26. [AMBA] AXI Protocol 설계(Verilog) - ③ Read Transaction 들어가기 앞서... " AXI는 말 그대로 Interface이기 때문에 실체라고 할게 딱히 없습니다. Master와 Slave를 연결하는 Bus의 규격을 ARM에서 정해놓은 것인데요, 저와 같은 학부생들은 Master와 Slave를 구하기 어렵습니다. BFM(Bus Functional Model)을 짜서 Bus의 동작을 시뮬레이션해도 되지만 그건 조금 어려워서 아직 공부 중 입니다. 그래서 제멋대로 AXI Slave를 Verilog로 짜보겠습니다. 목적은 오로지 AMBA를 복습하고 기능을 직접 확인해보기 위함입니다! " 조금 더 공부한 후에 정확한 코드를 올려보겠습니다. 이번 글에선 AXI Protocol에서 Read Transaction을 살펴보겠습니다. 먼저 채널이 응답하는 순서를 알아야 합니다. 순.. 2023. 2. 26. [AMBA] AXI Protocol 설계(Verilog) - ② Write Transaction 들어가기 앞서... " AXI는 말 그대로 Interface이기 때문에 실체라고 할게 딱히 없습니다. Master와 Slave를 연결하는 Bus의 규격을 ARM에서 정해놓은 것인데요, 저와 같은 학부생들은 Master와 Slave를 구하기 어렵습니다. BFM(Bus Functional Model)을 짜서 Bus의 동작을 시뮬레이션해도 되지만 그건 조금 어려워서 아직 공부 중 입니다. 그래서 제멋대로 AXI Slave를 Verilog로 짜보겠습니다. 목적은 오로지 AMBA를 복습하고 기능을 직접 확인해보기 위함입니다! " 조금 더 공부한 후에 정확한 코드를 올려보겠습니다. AXI Protocol의 Write Transaction은 세 가지 채널을 사용합니다. Write Address Channel Writ.. 2023. 2. 24. [AMBA] AXI Protocol 설계(Verilog) - ① Signal Descriptions 이번에는 Verilog로 AXI Protocol의 동작을 확인해보려고 합니다. ARM사의 AMBA AXI datasheet를 참고했습니다. AXI는 말 그대로 Interface이기 때문에 실체라고 할게 딱히 없습니다. Master와 Slave를 연결하는 Bus의 규격을 ARM에서 정해놓은 것인데요, 저와 같은 학부생들은 Master와 Slave를 구하기 어렵습니다. BFM(Bus Functional Model)을 짜서 Bus의 동작을 시뮬레이션해도 되지만 그건 조금 어려워서 아직 공부 중 입니다. 그래서 제멋대로 AXI Slave를 Verilog로 짜보겠습니다. 목적은 오로지 AMBA를 복습하고 기능을 직접 확인해보기 위함입니다! 오늘은 Master가 전송하는 신호를 Testbench에서 직접 넣어주도록.. 2023. 2. 24. [AMBA] AXI (Advanced eXtensible Interface) 오늘은 AMBA protocol 중 3.0 버젼의 AXI에 대해 알아보려고 합니다. ARM이 제공한 AMBA3.0 datasheet를 보면서 설명드리겠습니다. 다른 AMBA protocol은 이전 게시글을 참고해주세요. APB: https://metastable.tistory.com/39 AHB: https://metastable.tistory.com/40 시작하기에 앞서 AXI (Advanced eXtensible Interface)는 확장 가능한 인터페이스를 뜻합니다. About AXI AMBA AXI Protocol은 high-performance, high-frequency를 지원합니다. AXI을 사용하면 어떤 점이 좋을까요? High-bandwidth 그리고 Low-latency를 가진 desi.. 2023. 2. 8. 이전 1 다음
