APB2 [AMBA] APB Protocol 설계 (Design with Verilog) 오늘은 AMBA2.0의 APB Protocol을 Verilog로 설계해보려고 합니다. APB Protocol 이론은 다음 게시글을 참고해주세요. APB: https://metastable.tistory.com/39 APB는 Bus입니다. APB를 기반으로 Master와 Slave를 효율적으로 연결할 수 있습니다. APB Protocol을 확인하려면 Master와 Slave를 만들어서 잘 연결이 되는지 확인하면 되는데요, 처음부터 Master와 Slave까지 설계하는 것은 어렵습니다. 따라서 오늘은 간단한 Slave만 만들고 input signal은 testbench에서 넣어주는 식으로 진행하겠습니다. Slave안에 SFR을 만들어서 거기에 데이터를 읽고 쓰는 작업을 수행해보겠습니다. Verilog Cod.. 2023. 2. 9. [AMBA] APB (Advanced Peripheral Bus) ※ 본 게시글의 그림 저작권은 ARM사에 있습니다. 앞으로 AMBA Bus Protocol을 하나하나 설명할 예정인데요, 오늘은 그 중 가장 간단한 APB로 시작하겠습니다. APB (Advanced Peripheral Bus) APB의 장점 Low power Low cost Low complexity APB의 단점 Low bandwidth Non pipelined APB Signals 우선 모든 signal들은 APB의 P를 앞에 붙여줍니다. PADDR은 APB의 Address Bus를 전송합니다. PSELx는 어떤 slave device를 선택할 지 결정합니다. PWRITE는 읽을 지 쓸 지 결정합니다. (1이면 Write, 0이면 Read) PWDATA는 write data로 쓸 data를 보냅니다... 2023. 2. 6. 이전 1 다음